1. Entwicklungsunterstützung und Produkteinführung 2. NXP unterstützt jetzt das ONNX-Format 3. Breites Engagement
Die LPC55S69-Bauelemente erreichen bei bis zu 100 MHz Kerntaktfrequenz 32 µA/MHz Effizienz, verfügen über Dual-Core-Cortex-M33-Fähigkeit mit integrierten Hardware-Funktionen für Signalverarbeitung und Verschlüsselung und über bis zu 640 KB Flash, sowie über 320 kB On-Chip-SRAM. Damit sind sie bestens für für anspruchsvolle Edge-Anwendungen ausgelegt. Der LPC55S69 integriert einen 16-Bit-SAR-ADC mit Differential-Pair-Modus und verfügt außerdem über umfangreiche Schnittstellen für Peripherie- und Systemerweiterungen, darunter 50-MHz-High-Speed-SPI, einen High-Speed-USB mit integriertem physikalischen Transceiver, acht flexiblen Kommunikationsschnittstellen und zwei SDIO-Schnittstellen für gleichzeitige Wi-Fi-Verbindung und externe Datenprotokollierung. Darüber hinaus bietet die programmierbare Logikeinheit von NXP eine optimierte Echtzeit-Parallelität zum Ausführen benutzerdefinierter Aufgaben. Eines der Hauptmerkmale des Cortex-M33 ist die spezielle Co-Prozessor-Schnittstelle, die die Performance der CPU erheblich erweitert, indem sie eine effiziente Integration eng gekoppelter Co-Prozessoren ermöglicht und gleichzeitig die volle Kompatibilität mit dem Ökosystem und der verfügbaren Toolchain gewährleistet. NXP hat diese Eigenschaften genutzt, um einen Co-Prozessor zur Beschleunigung von Machine-Learning- und Digitaler Signalverarbeitungsfunktionen zu implementieren.
Im Vergleich zum Cortex-M33 verbessert sich die Gesamtleistung dabei um das Zehnfache. Darüber hinaus nutzt der Co-Prozessor die beliebten CMSIS-DSP-Bibliotheksaufrufe (API), um die Übertragung von Kundencode zu vereinfachen. Als integrierte Sicherheitsfunktionen stehen ein sicherer Boot mit unveränderlichem Hardwareanker, SRAM-PUF-basierte Schlüsselspeicherung, zertifizierte, sichere Debug-Authentifizierung, AES-256 und SHA2-256-Beschleunigung, und DICE-Sicherheitsstandardimplementierung für die sichere Cloud-to-Edge-Kommunikation zur Verfügung. Die Public Key Infrastructure (PKI) bzw. asymmetrische Verschlüsselung ist durch den speziellen asymmetrischen Beschleuniger für ECC- und RSA-Algorithmen weiter optimiert. Die MCU-Serie LPC55 00 bietet Pin-, Software- und Peripheriekompatibilität in sieben verschiedenen Produktfamilien mit unterschiedlichem Funktionsumfang. Damit steht Entwicklern ein einzigartiges Portfolio mit maximalen Wiederverwendungsmöglichkeiten zur Verfügung, das Entwicklungskosten senkt und Entwicklungszeiten bis zur Marktreife deutlich beschleunigt.
Entwicklungsunterstützung und Produkteinführung
Die Lead-Gerätefamilie wird mit dem Evaluierungsboard LPC55S69-EVK geliefert, das von MCUXpresso Integrated Development Environment (IDE) und einem umfassenden Softwareentwicklungskit von NXP unterstützt wird. Hier sind Peripherietreiber, Sicherheits-und Konnektivitäts-Middleware, Amazon FreeRTOS-basierte Demos und Arm TrustZone-basierte Applikationsbeispiele enthalten. Um den Entwicklungsaufwand weiter zu reduzieren, enthält MCUXpresso eine Reihe maßgeschneiderter Konfigurationstools wie Pins, Timer und Peripheriegeräte. Weitere Sicherheitstools sind unter anderem das hostseitige Werkzeug zum Erstellen und Signieren eines sicheren Flash-Images, die Flash-Programmierung mit SRAM PUF Key Provisioning und der Generator für sichere Debug-Zertifikate. Partner-Tools von Arm Keil MDK, IAR Embedded Workbench, Segger und anderen wurden für die Unterstützung von LPC55S69-EVK aktiviert.
