(eve) Das Fraunhofer IPMS, Dresden, vervollständigt seine TSN-IP-Core-Familie nun mit einem TSN-Switch-IP-Core. Time Sensitive Networking (TSN) ist eine Erweiterung des IEEE-802.1-Standards und zielt darauf ab zuverlässige, deterministische und konvergente Ethernet-Netzwerke zu schaffen. Zur TSN-IP-Core-Serie gehören:
Die plattformunabhängigen Time Sensitive Networking IP-Core- Designs erleichtern die Integration von TSN in Geräte, die in einem Ethernet-TSN-Netzwerk genutzt werden sollen und sind dabei auf niedrigste Latenzen optimiert. Die IP-Cores sind Silicon-Proven für ASIC-Technologien bis 22nm. Zusätzlich können sie in FPGAs verschiedener Hersteller implementiert werden.
Proprietäre Ethernet-Feldbusse sind seit Jahrzehnten der Standard zur echtzeitfähigen und deterministischen Datenübertragung für Steuerungs- und Automatisierungszwecke. TSN könnte diese echtzeitfähigen Feldbussysteme allmählich ablösen und führt die verschiedenen Arten von Datenverkehr mit unterschiedlichen Anforderungen in einem Netzwerk zusammen. Da nicht nur die Anforderungen an den Datenverkehr des Netzwerks variierten, sondern auch die Topologien und die Geräte, die im Netzwerk eingesetzt werden, habe man sich zur Entwicklung der Serie entschieden, heißt es vom Institut.
Kontakt: Fraunhofer Institute for Photonic Microsystems IPMS Maria-Reiche-Str. 2 01109 Dresden Phone +49 351 8823–0 Fax +49 351 8823–266 E-Mail: info@zv.fraunhofer.de www.ipms.fraunhofer.de
